文章 ID: 000077894 內容類型: 疑難排解 最近查看日期: 2022 年 03 月 21 日

為什麼我的 F-Tile PMA/FEC Direct PHY Intel FPGA IP在 Datapath Avalon Interface 上的除錯端點,以及 PMA Avalon介面上的除錯端點在 Intel® Quartus® Prime Pro Edition 軟體版本 21.2 中運作?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition 軟體版本 21.2 中出現問題,在 Datapath Avalon 介面和 PMA Avalon介面上的 F-Tile PMA/FEC Direct PHY Intel FPGA IP除錯端點無法運作。

    如果您在 F-Tile PMA/FEC Direct PHY Intel FPGA IP中啟用這兩個Avalon介面選項,您將無法讀取/寫入和存取儲存在 FEC 和 PMA 介面區塊和 PMA 重新配置空間中的收銀機。

    解決方法

    可針對 Intel® Quartus® Prime Pro Edition 軟體版本 21.2 修復此問題修補程式。從以下適當連結下載並安裝 Patch 0.16。

    下載 Windows 的修補程式 0.16quartus-21.2-0.16-windows.exe
    下載 Linux 的修補程式 0.16quartus-21.2-0.16-linux.run
    下載 Readme 修補程式 0.16 quartus-21.2-0.16-readme.txt

    或者,為了解決這個問題,您可以立即外部 JTAG 從 IP 目錄Avalon Master Bridge Intel FPGA IP,並將相同的重新配置訊號連接到 F-Tile PMA/FEC Direct PHY Intel FPGA IP Datapath Avalon介面上的除錯端點,以及 PMA Avalon介面訊號上的除錯端點。

    此方法亦可讓您讀取/寫入並存取儲存在 FEC、PMA 介面區塊和 PMA 重新配置空間中儲存的收銀器。

    額外資訊

    此問題從 Intel® Quartus® Prim Pro Edition Software 版本 21.4 開始修復。

    相關產品

    本文章適用於 2 產品

    Intel® Agilex™ I 系列 FPGA 與 SoC FPGA
    Intel® Agilex™ 7 FPGA 與 SoC FPGA F 系列

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。