文章 ID: 000077896 內容類型: 疑難排解 最近查看日期: 2021 年 07 月 15 日

為什麼在使用 Intel® Quartus® Prime 軟體收發器工具組調整我的 Intel® Stratix®10 和在 PAM4 模式下Intel Agilex® 7 FPGA E-Tile 收發器時，會看到高位錯誤率 （BER）？

環境

    Intel® Quartus® II 訂閱版
    乙太網路
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

採用 PAM4 調變的收發器接受的 BER，遠高於 NRZ。

例如：

  • 乙太網路 25GBASE-KR/CR/GAUI 802.3by 和 100GBASE-KR4/KP4 802.3bj IEEE 規格，採用 NRZ 調變，可提供 10E-12 的 BER，無需轉發錯誤更正 （FEC）。
  • 採用 PAM4 調變的乙太網路 100GBASE-KR2/CR2 802.3cd IEEE 規格，可讓沒有 FEC 的 BER 為 10E-5。

因此，對於 PAM4 調製乙太網路設定，FEC 是強制性的。其他通訊協定可能有不同的可接受的 BER 需求。

Intel® Quartus® Prime 軟體收發器工具組可讓您微調 E-Tile 收發器 PMA。收發器工具組 BER 是根據原始 PRBS 資料計算，不包含 FEC。

解決方法

針對完整的系統 BER，您應該考慮 FEC 在系統中的效果，並分析已修正和未修正的錯誤 FEC 狀態註冊機。

相關產品

本文章適用於 2 產品

Intel® Agilex™ FPGA 與 SoC FPGA
Intel® Stratix® 10 FPGA 與 SoC FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。