文章 ID: 000077902 內容類型: 錯誤訊息 最近查看日期: 2015 年 11 月 23 日

內部錯誤：子系統：FIOMGR，檔：/quartus/fitter/fiomgr/fiomgr_io_bank.cpp，行：2379 m_single_ended_iostd_drive_strength >= 0

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® II 軟體版本 15.0 和更早版本的問題，如果您從預設值變更 JTAG 針腳分配，可能會看到這個內部錯誤。

    在 10 MAX®裝置中，JTAG 針腳是雙重用途的針腳。如果您使用 JTAG 針腳作為專用針腳，則不需要為針腳執行任何針腳作業。如果您將針腳分配編輯到預設值以外的任何東西，可能會出現此內部錯誤。

    解決方法

    為了避免錯誤，請執行下列步驟之一：

    • 將所有 JTAG 針腳 I/O 標準回復回針腳規劃程式中的預設 IO 標準。
    • 將預設 I/O 標準變更為 3.3-V LVCMOS
    • 前往 Assignments->裝置 ->裝置與針腳選項 ->電壓 ->將「預設 I/O 標準」變更為 3.3-V LVCMOS

    相關產品

    本文章適用於 1 產品

    Intel® MAX® 10 FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。