文章 ID: 000078182 內容類型: 疑難排解 最近查看日期: 2014 年 09 月 11 日

選取產生價值變更轉儲 （VCD） 時，Stratix V 裝置的 13.0 Quartus II NativeLink 模擬失敗

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    在 13.0 Quartus® II 軟體版本中，NativeLink 模擬 對於Stratix® V 裝置不允許值變更轉儲 （VCD），但 此選項可在 EDA 工具設定 > 模擬 視窗下選取。 如果您選取 產生價值變更轉儲 （VCD） 檔腳本 與 編譯 測試台， NativeLink 產生 .do 檔案 透過擴充功能 _run_msim_gate_verilog.do 。 此檔案包含 _dump_all_vcd_nodes.tcl 其中 導致模擬失敗。沒有錯誤或警告訊息 報告錯誤。

    解決方法

    此問題已在 13.0 Quartus® II 軟體版本中解決 服務組 1。

    若要編譯您的設計，請勿選取 產生價值 變更轉儲 （VCD） 檔案腳本，或移除 _dump_all_vcd_nodes.tcl 檔案 從 _run_msim_gate_verilog.do .

    相關產品

    本文章適用於 1 產品

    Stratix® V FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。