文章 ID: 000078192 內容類型: 疑難排解 最近查看日期: 2012 年 08 月 15 日

為什麼在 Stratix® V 裝置上的 UniPHY 型 DDR3 SDRAM 控制器中出現最短的時間計時違規？

環境

    Intel® Quartus® II 訂閱版
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

如果在 Stratix® V 裝置中採用 UniPHY 的 DDR3 SDRAM memory 介面設計，加上周邊已裝滿收銀機的使用者邏輯，則在 Quartus® II 軟體版本 11.1SP2 和更早的位址或命令資料路徑上，您可能會看到最小期間違規。

解決方法

此問題已從 Quartus® II 軟體版本 12.0 開始修復。

相關產品

本文章適用於 4 產品

Stratix® V GT FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GX FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。