描述
是的，由於低延遲 PHY 參數編輯器中的錯誤，您可以為Stratix® V GT 裝置選擇非法 的 REFCLK 頻率。有效的 REFCLK 頻率系根據 16 或 20 的資料速率分隔比率，也應考慮裝置 REFCLK 針腳的 F（最大值）。
舉例來說，25 Gbps 的資料速率會導致 781.25 MHz 或 625 MHz REFCLK。由於 REFCLK 針腳的 Fin（最大）為 717 MHz，唯一有效的 REFCLK 頻率為 625 MHz。
解決方法
此問題已在 Quartus® II 軟體版本 13.0 中修復。