描述
是的，您仍然可以執行邊界掃描測試和 / 或使用 SignalTap® II 邏輯分析器來分析FPGA中的功能資料。然而，在將安全金鑰程式化為Stratix® II FPGA後，無法設定 JTAG。
使用 SignalTap II 邏輯分析器時，您必須先使用被動序列 （PS）、快速被動平行 （FPP） 或主動序列 （AS） 設定模式，以加密的組態檔來設定裝置。設計必須包含至少一個 SignalTap II 邏輯分析器實例。一旦FPGA在設計中設定為 SignalTap II 邏輯分析器實例，然後當您在 Quartus® II 軟體中開啟 SignalTap II 邏輯分析器視窗/GUI 時，您只需要掃描鏈條，它就能透過 JTAG 取得資料。