文章 ID: 000078341 內容類型: 疑難排解 最近查看日期: 2015 年 01 月 21 日

為什麼 PCI Express 的 Avalon 記憶體對映 (Avalon MM) 硬 IP 中 64 位位址無法正常Cyclone V 與 Arria V 功能?

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述 由於 RTL 出現問題,適用于 PCI Express® Cyclone® V 和 Arria® V 的硬 IP 中處理 64 位需要下列代碼變更。
    解決方法

    檔案 altpcie_cv_hip_avmm_hwtcl.v 行 214 應從

    參數CB_P2A_AVALON_ADDR_B0 = 32\'h010000000,

    參數 CB_P2A_AVALON_ADDR_B0 = 32\'h000000000,

    檔案位於下列目錄中:

    \ip\altera\altera_pcie\altera_pcie_cv_hip_avmm\altpcie_cv_hip_avmm_hwtcl.v

    修改上述檔案後,您必須再生 IP。

    再生後,您必須在目前的專案目錄 中修改檔案altpciexpav_stif_txavl_cntrl.v,尋找第 213 行

    指派pcie_space_64 = bypass_trans?1\'b0:PCIeAddrSpace_i[0];

    取而代之為:

    指派pcie_space_64 = bypass_trans?1\'b1:PCIeAddrSpace_i[0];

    這排定在 Quartus II 軟體的未來版本中修復。

    相關產品

    本文章適用於 1 產品

    Cyclone® V GX FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。