文章 ID: 000078388 內容類型: 疑難排解 最近查看日期: 2013 年 01 月 21 日

為什麼我的 HPS 設計無法分析與合成，但報告零錯誤？

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述 由於 Quartus II 軟體版本 12.1 的問題，如果您沒有直接將硬核處理器系統 （HPS） 連接到FPGA針腳，則報告零錯誤會導致分析與合成失敗。HPS I/O 必須連接到針腳，而無需任何干預邏輯。
    解決方法

    若要解決這個問題，請確保 HPS I/O 直接連接到FPGA針腳。

    Quartus II 軟體日後發佈，將會針對這種錯誤的連線提供錯誤訊息。

    相關產品

    本文章適用於 5 產品

    Arria® V ST SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA
    Arria® V SX SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。