描述
單端 REFCLK/DIFFCLK 正針腳無法從銀行 3B 或銀行 8B 路由至FPGA核心。這是因為時鐘針腳和FPGA核心之間沒有路由路徑。如果將上述針腳分配新增到設計中，則會看到 Quartus® II 軟體的更適合的錯誤。
解決方法
當這些 PLL 用於非收發器應用程式時，單端 REFCLK/DIFFCLK 正針只能路由至 MPLL5、MPLL6、MPLL7 和 MPLL8。