文章 ID: 000078481 內容類型: 疑難排解 最近查看日期: 2014 年 08 月 22 日

當Stratix®目標為 V、Arria® V 或 Cyclone® V 裝置時,為什麼無法使用資源屬性編輯器或晶片規劃器更改分數 PLL(fPLL)參數?

環境

  • Intel® Quartus® II 軟體
  • Arria® V 收發器 PLL Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    以 Stratix® V、Arria® V 或 Cyclone® V 裝置進行設計時,無法使用 Quartus® II 軟體中的資源屬性編輯器或晶片規劃器編輯 fPLL 的參數。

    解決方法

    利用 PLL 重新配置功能動態更新 fPLL 參數。

    有關更多詳細資訊,請參閱 AN661:使用 PLL 和 Altera PLL 重新配置 Megafunctions 實現分割 PLL 重新配置 Altera (PDF)

    相關產品

    本文章適用於 11 產品

    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Cyclone® V SE SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。