文章 ID: 000078496 內容類型: 疑難排解 最近查看日期: 2013 年 10 月 07 日

如果 PLL 模式處於正常與來源同步補償回饋模式，需要 GCLK 或 RCLK 回饋路徑，則在 Quartus® II 軟體編譯期間可能會看到錯誤訊息

環境

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在使用 Quartus® II 軟體編譯時，您可能會看到以下錯誤訊息，如果您的 PLL 模式處於正常與來源同步補償回饋模式，需要 GCLK 或 RCLK 回饋途徑才能達成所需的相關系。如果您的 GCLK 或 RCLK 資源不足，您可能無法執行設計中所有 PLL 的補償模式。

     

    錯誤 （175001）：無法放置分數 PLL
    資訊 （175028）：分數 PLL 名稱：|altera_pll：altera_pll_i|代[0].gpll~FRACTIONAL_PLL
    錯誤（12349）：Fitter 無法為分數 PLL 提供遠距全球 PLL 回饋路徑。請檢閱此訊息的詳細說明，以瞭解可能的解決方法

    解決方法

    若要解決此問題，請將 PLL 移至具有足夠 GCLK 或 RCLK 資源的不同位置，或將 PLL 補償模式變更為直接補償模式。有關 PLL 補償模式的描述，請參閱適當的裝置手冊。

    相關產品

    本文章適用於 15 產品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。