描述
否，無法透過 HPS JTAG 針腳執行邊界掃描測試。然而，tbe HPS I/O 針腳可透過FPGA的 JTAG 針腳支援邊界掃描測試。透過 Quartus® II 軟體為Cyclone® V SoC 裝置所產生的 BSDL 檔案將包括支援邊界掃描的 HPS I/O 針腳。
注意：若要Cyclone V SoC FPGAs您必須同時開啟 HPS 與FPGA電源，才能執行邊界掃描測試 （BST）。