文章 ID: 000078792 內容類型: 疑難排解 最近查看日期: 2013 年 08 月 27 日

為什麼 PLL 使用摘要會報告輸入頻率頻率以外的最小和最大鎖定值?

環境

    Intel® Quartus® II 訂閱版
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

PLL 使用摘要顯示 PLL Freq Min LockPLL Freq Max Lock 值,它們被視為 PLL 的鎖定範圍。 輸入頻率必須在這兩個值之間。

然而,由於 Quartus® II 軟體版本 12.0 和先前版本中的問題,當將 PLL 設定為整數模式時,PLL 輸入頻率頻率可能超出鎖定範圍。 這是因為允許 PLL 參數化的 PFD 頻率無效,如下所述的相關解決方案所述。

解決方法

在 Altera_PLL 兆功能中使用分數 PLL 模式選項。

此問題已在 Quartus II 軟體版本 10.0 中解決。

相關產品

本文章適用於 4 產品

Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Stratix® V E FPGA

1

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。