文章 ID: 000078919 內容類型: 疑難排解 最近查看日期: 2015 年 08 月 06 日

使用 Low Latency 40 和 100-Gbps 乙太網路 MAC 和 PHY 時，是否可以在同一頻率週期中確認封包的開始和封包訊號的末端？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

是的，接收到碎片化或短幀時，低延遲 40 和 100-Gbps 乙太網路 MAC 和 PHY Intel® FPGA IP 可在同一頻率週期中同時主張封包（l<n>_rx_startofpacket/dout_sop）和封包末端 （l<n>_rx_endofpacket/dout_eop） 訊號。

解決方法

N/A

相關產品

本文章適用於 6 產品

Intel® Arria® 10 GT FPGA
Intel® Arria® 10 GX FPGA
Intel® Arria® 10 SX SoC FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。