文章 ID: 000079099 內容類型: 疑難排解 最近查看日期: 2015 年 02 月 27 日

錯誤 (16270):以下 2 個不可合併的 IOPLL 正在驅動 clkctrl 區塊

環境

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    如果您在 10 個裝置中將兩個 IOPLL 的輸出饋送至頻率控制 (ALTCLKCTRL) 區塊 Arria®中,則可能會在 Quartus® II 軟體中收到此錯誤訊息。

    在 10 Arria裝置中,IO 磚僅包含 1 PLL。 頻率控制區塊只能從本機頻率來源中選取,因此如果 Quartus II 無法將 IOPLL 合併到單一位置,就會出現此錯誤。

    解決方法

    如果您需要將超過一個 PLL 的輸出饋送至頻率控制區塊,請考慮使用 fPLL,因為 HSSI 磚中有兩個 fPLL。

    相關產品

    本文章適用於 3 產品

    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 SX SoC FPGA
    Intel® Arria® 10 GT FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。