文章 ID: 000079099 內容類型: 疑難排解 最近查看日期: 2015 年 02 月 27 日

錯誤 (16270):以下 2 個不可合併的 IOPLL 正在驅動 clkctrl 區塊

環境

    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

如果您在 10 個裝置中將兩個 IOPLL 的輸出饋送至頻率控制 (ALTCLKCTRL) 區塊 Arria®中,則可能會在 Quartus® II 軟體中收到此錯誤訊息。

在 10 Arria裝置中,IO 磚僅包含 1 PLL。 頻率控制區塊只能從本機頻率來源中選取,因此如果 Quartus II 無法將 IOPLL 合併到單一位置,就會出現此錯誤。

解決方法

如果您需要將超過一個 PLL 的輸出饋送至頻率控制區塊,請考慮使用 fPLL,因為 HSSI 磚中有兩個 fPLL。

相關產品

本文章適用於 3 產品

Intel® Arria® 10 GX FPGA
Intel® Arria® 10 SX SoC FPGA
Intel® Arria® 10 GT FPGA

1

本頁內容結合了人類與電腦翻譯的英文原文內容。本內容僅供您參考,僅供一般參考,不應被視為完整或準確。若本頁英文版與翻譯有任何矛盾,將由英文版負責。 請參閱本頁的英文版本。