文章 ID: 000079148 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

當我使用 UniPHY 模擬 DDR3 SDRAM 控制器時,為什麼缺少 Hex 檔案?

環境

  • ModelSim*-Intel® FPGA 版軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在 11.0 版控制器中模擬採用 UniPHY 的 DDR2 SDRAM 或 DDR3 SDRAM 控制器,將導致以下三個錯誤訊息:

    # 錯誤:無法讀取 階層結構_ram_a.hex。#

    # 錯誤:無法讀取 階層結構_ram_b.hex。#

    # 錯誤:無法讀取 階層結構_ociram_default_contents.hex。#

    模擬執行地點的模擬專案目錄中遺漏了六項檔案。這些錯誤對模擬沒有任何影響,而且模擬仍會在沒有任何問題的情況下執行。

    解決方案是將六軸檔案從模擬子模組目錄複寫到模擬專案目錄。

    對於控制器範例設計,simulaton 專案目錄是

    core_example_design/模擬/模擬/模型

    模擬子模組目錄

    核心_example_design/模擬/核心_example_sim/子模組。

    這個問題將在未來版本的 Quartus 中解決® II 軟體。

    相關產品

    本文章適用於 1 產品

    Stratix® IV E FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。