是的,未使用的 HPS EMIF 針腳可以用作 GPIO 的FPGA,但有一些限制。
Quartus® Prime 軟體版本 15.1.1 和更早版本不檢查是否有這些限制。 您必須手動確保系統中有 HPS EMIF,I/O 銀行僅使用如下。
Arria 10 個 SoC 裝置具有 3 個模組化 I/O 銀行,可透過專用的 HPS EMIF 將 HPS 連接到 SDRAM (2K、2J 和 2I)。
- 每間銀行都有 4 條 I/O 通道,對應:
- 通道 3:IO[47:36]
- 通道 2:IO[35:24]
- 通道 1:IO[23:12]
- 通道 0:IO[11:0]
- Bank 2K 的 Lane 3 用於連接 SDRAM 的 ECC 訊號。
- 無論系統是否實作 ECC,此通道中未使用的針腳只能用作FPGA輸入。
- 當系統中沒有 HPS EMIF 時,每個銀行都可以完全用作 FPGA GPIO
- 銀行 2K 的線道 2、1 和 0 用於連接 SDRAM 的位址和命令訊號。
- 這些通道中未使用的針腳可用於FPGA輸入或輸出。
- 使用 16 位資料寬度時,銀行 2J 2J 2 通道中未使用的針腳僅可用作輸入。其餘 2 通道中的針腳可用作FPGA輸入或輸出。
- 使用 32 位資料寬度時,未使用的針腳 Bank 2J 只能用作輸入。
- 銀行 2I 可用於連接 SDRAM [63:32] 的資料針腳。
- 如果記憶體只有 16 或 32 位,則這些針腳可能用於 FPGA GPIO。
正在為 Quartus Prime 軟體版本 15.1 建立修補程式,如果違反上述條件,將會產生錯誤。
- 一旦發佈,修補程式將會在此新增。
上面的修補程式也排定要新增到未來版本的 Quartus Prime 軟體中。