文章 ID: 000079169 內容類型: 疑難排解 最近查看日期: 2013 年 10 月 08 日

為什麼 Quartus® II 軟體版本 13.0sp1 中的ALTLVDS_RX Intel® FPGA IP中不存在輸入資料速率參數文字框？

環境

  • ALTLVDS_RX
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在 Quartus® II 軟體版本 13.0 中，在ALTLVDS_RX Intel® FPGA IP中啟用 DPA 的外部相鎖 lioop （PLL） 模式時，可使用輸入資料速率文字框。

     

    解決方法

    從 13.0sp1 版本開始，介面卡會自動從相關的 PLL Intel FPGA IP設定中取得資料速率。

    相關產品

    本文章適用於 8 產品

    Arria® V GX FPGA
    Arria® V GZ FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GS FPGA
    Stratix® V E FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。