文章 ID: 000079210 內容類型: 疑難排解 最近查看日期: 2013 年 02 月 11 日

TimeQuest 可能會錯誤地回報適用于 Cyclone V SoC 裝置的 HPS 子系統硬記憶體介面的計時故障

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    此問題影響到 DDR2、DDR3 和 LPDDR2 產品。

    針對在 Cyclone V SoC 上使用 ARM 處理器的硬記憶體介面 裝置,TimeQuest 中的報告 DDR 可能會報告錯誤的時間故障。 在後序計時分析或 DQS 中出現時序故障的此類報告 vs CK 計時分析可以忽略。

    此問題不適用於硬記憶體或軟記憶體介面 在FPGA。

    解決方法

    此問題的解決方法是忽略所報告的時間 失敗。

    這個問題將在未來的版本中解決。

    相關產品

    本文章適用於 1 產品

    Cyclone® V FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。