文章 ID: 000079248 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

為什麼在 Qsys 中產生 VHDL 周邊裝置時,未宣揚通用參數的錯誤?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

當 VHDL 一般參數在 Qsys 中連接時無法正確繪製合成地圖,則已發現問題。此問題影響到除整數以外的所有一般參數類型。範例錯誤如下:

錯誤:錯誤 (10482):VHDL 錯誤在 ext_incl.vhd (33):使用物件「\'0\'」,但未宣告檔:...ext_incl.vhd 行:33

若要解決此問題,VHDL Qsys 周邊裝置中的所有一般參數均為整數類型。

此問題應在日後發佈的 Qsys 中解決。

相關產品

本文章適用於 1 產品

Intel® 可程式裝置

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。