文章 ID: 000079262 內容類型: 疑難排解 最近查看日期: 2014 年 05 月 14 日

為什麼Stratix V 進階系統開發工具組無法連結到 L0？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述 由於配置圖中的錯誤，提供了 .pin 和 Quartus® II 設定檔案 （.qsf） 檔案，PCI Express® 的參考頻率並未指派給正確的針腳。此錯誤使連結無法到達 L0 和裝置列舉。
解決方法 請將 refclk 針腳的分配變更為 AK38/AK39，而不是錯誤的 AH39/AH40。然後，該裝置將連結至 L0，並且會正確列舉。

相關產品

本文章適用於 1 產品

Stratix® V GX FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。