文章 ID: 000079265 內容類型: 疑難排解 最近查看日期: 2012 年 06 月 26 日

針對 V 裝置Arria QDR II/II 介面必須使用基於Nios II的時序控制器

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    此問題會影響 QDR II 產品。

    針對Arria V 裝置的 QDR II/II 介面未完全 支援以 RTL 為基礎的排序器。如果您選取以 RTL 為基礎的排序器， 產生的 IP 會正確產生和模擬，但校正 硬體不可靠。

    解決方法

    此問題的解決方法是使用以Nios II為基礎的 序列器。

    此問題將在未來的版本中解決。

    相關產品

    本文章適用於 1 產品

    Arria® V FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。