文章 ID: 000079434 內容類型: 疑難排解 最近查看日期: 2013 年 12 月 10 日

為什麼local_cal_success高,但在硬記憶體控制器的 RTL 模擬期間,local_init_done保持在低位?

環境

  • Intel® Quartus® Prime Standard Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在 Arria® V 或 Cyclone® V 裝置中執行 UniPHY 型硬記憶體控制器的 RTL 模擬時,您可能會發現 local_cal_success 高階但 local_init_done 維持在低位。訊 local_init_done 號是由以內部同步的輸入版本 afi_cal_success 為基礎的硬記憶體控制器驅動。local_cal_successlocal_init_done 訊號應該有相同的行為。然而,如果多埠前端 (MPFE) 的頻率輸入或重設輸入未正確連接,它們可能會有不同的行為。

    解決方法

    確保 MPFE 頻率和重設埠已正確連接。

    相關產品

    本文章適用於 5 產品

    Arria® V GT FPGA
    Cyclone® V FPGA 與 SoC FPGA
    Arria® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。