文章 ID: 000079448 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

在使用啟用頻率啟用 (e#_ena) 埠停用輸出頻率時,我的外部輸出頻率是否可能出現故障?

環境

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述
    
    
    

     

    即使啟用頻率的訊號已停用頻率輸出,也可以在 PLL 的輸出頻率上看到脈衝。啟用頻率的電路如下:

    圖 1。 啟用頻率電路

    Figure 1. Circuit for Clock Enable

    如果在停用頻率之前重設 PLL,輸出頻率就有可能出現故障。 當 PLL 重設時,計數器的輸出頻率會停用。 從上方的電路中, clkena 會在計數器的時鐘負邊緣註冊。 如果將 PLL 置於重設 中,clkena 收銀機將保持其高值。 clkena 接著會降低,但收銀機仍然具有很高的價值。 當 PLL 從重設中取出時,計數器將重新開始計數。 由於 clkena 直到負邊緣才註冊,便會看到頻率輸出上的訊號脈衝。 以下波形顯示此行為。

    圖 2。Altera熱插槽測試設定

    Figure 2. Altera Hot-Socketing Test Setup

    為防止出現此故障,在重設 PLL 之前, clkena 訊號應始終低下。

    相關產品

    本文章適用於 1 產品

    Stratix® FPGAs

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。