文章 ID: 000079459 內容類型: 疑難排解 最近查看日期: 2012 年 06 月 18 日

使用硬記憶體控制器Arria V 或 Cyclone V 設計可能出現內部錯誤

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    此問題影響到 DDR2 和 DDR3、LPDDR2、QDR II 和 RLDRAM II 產品。

    針對 V 或Arria的設計可能會發生內部錯誤 Cyclone V 裝置，並在 MPFE 時使用硬記憶體控制器， 硬記憶體控制器的 MMR 和 SC 頻率輸入並非 由 PLL 或頻率緩衝區驅動。

    解決方法

    此問題的解決方法是確保您磁片磁碟機 MPFE、MMR 和 SC 頻率輸入透過 PLL。

    此問題將在未來的版本中解決。

    相關產品

    本文章適用於 2 產品

    Cyclone® V FPGA 與 SoC FPGA
    Arria® V FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。