文章 ID: 000079572 內容類型: 疑難排解 最近查看日期: 2014 年 04 月 09 日

Altera GX/GT/GZ 裝置系列中,高速 GX 收發器在失去連結狀態時,重設序列是什麼?

環境

  • 重設
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    裝置手冊提供在連結啟動期間高速收發器初始化的重設序列。此解決方案可解決失去連結條件的重設序列。

    由於本機參考頻率源遺失或因為纜線拔掉而失去連結,可能會造成連結中斷。其他不良狀況(例如斷電)也可能導致其他裝置/連結夥伴的訊號遺失。

    喪失本機 REFCLK(或其他參考頻率)條件

    如果本機參考頻率輸入已停用或不穩定,請採取下列步驟。

    • 監視pll_locked訊號。 如果無法使用本機參考頻率來源,Pll_locked將會取消維護。 
    • Pll_locked提要表示穩定的參考頻率,因為 TX PLL 鎖定到傳入頻率。 您可以按照裝置手冊中提供的適當重設序列,從pll_locked摧取開始。

    由於纜線拔除或遠端關機而中斷連結

    使用下列一或多個方法來識別連結夥伴是否已生還。

    1. PCIe 和基本模式提供訊號偵測功能。 您可以將rx_signaldetect訊號監控為連結指標遺失。rx_signaldetect將會堅持,因為連結夥伴會回來。

    2. 您可以在裝置核心中針對沒有訊號偵測的模式,在裝置核心中實作 PPM 偵測器以監控連結。PPM 偵測器將協助您識別連結是否未正常正常。

    3. 使用者邏輯中的資料毀損或 RX 相程式 fifo 溢出/下流狀況可能表示失去連結狀況。

    在失去上述方法的連結偵測後,應套用下列重設序列之一。

    1. 適用于自動 CDR 鎖定模式:

    • 監視rx_freqlocked訊號。 當 CDR 移回鎖定至資料 (LTD) 模式時,失去連結將導致rx_freqlocked去維護。
    • 堅持rx_digitalreset。
    • 隨著時間推移,您可能會看到rx_freqlocked切換,因為 CDR 會在 Lock-to-Reference (LTR) 和 Lock-to-Data (LTD) 模式之間切換。
    • de-assert rx_digitalreset,在rx_freqlocked高之後,時間就等於 tLTD_Auto (請參閱裝置技術資料)。

    注意:此步驟不適用於Cyclone® IV GX 裝置,因為功能差異。 rx_freqlocked不應用作 CDR 鎖定資料 (LTD) 指標。 對於Cyclone IV GX 裝置,必須在使用者邏輯中實作 PPM 偵測器,以確定是否存在連結和穩定復原的頻率,然後再卸載rx_digitalreset。

    • 如果rx_freqlocked在任何時候都處於低位,請重新確認rx_digitalreset。
    • 如果在使用者邏輯中觀察到資料毀損或 RX 相電腦電腦的溢出/下流狀況,請針對 2 個平行頻率週期rx_digitalreset主張,然後取消主張。

    此解決方案可能違反協定的某些特定要求。 在這種情況下,您可以使用手動 CDR 鎖定選項。

    2. 對於手動 CDR 鎖定模式,無法提供rx_freqlocked訊號。偵測到死連結後,請採取下列步驟:

    • 切換至鎖定參考 (LTR) 模式
    • 堅持rx_digitalreset。
    • 等待rx_pll_locked高高在上
    • 當您偵測到接收針腳上的傳入資料(如先前所述),請切換到鎖定對資料 (LTD) 模式。
    • 等待 tLTD_Manual 持續時間(請參閱裝置技術資料)。
    • de-assert rx_digitalreset。

    相關產品

    本文章適用於 8 產品

    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    HardCopy™ IV GX ASIC 裝置
    Arria® GX FPGA
    Stratix® II GX FPGA
    Arria® II GX FPGA
    Arria® II GZ FPGA
    Cyclone® IV GX FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。