重大問題
描述
當 nPERSTL* 針腳將 PCI Express IP 核心的硬 IP 固定在重設中時，RX 介面的阻抗度並不高。相反地，RX 介面顯示約 1K ohm 阻抗。 如果連結夥伴此時執行接收器偵測，它可能無法偵測 一些接收通道。如果連結夥伴無法偵測到所有通道，則當硬 IP 退出時 重設並開始連結訓練，連結可能會降低訓練。而且，該連結可能排除某些通道 這其實是可用的。此問題可能發生在下列裝置中：Arria V、Arria V GZ， Arria 10， Cyclone V， Stratix V 和 Stratix 10 使用 L 磚。
解決方法
使用同步重設。PCI Express IP Core 的硬 IP 應在 與其連結夥伴相同或更早。