文章 ID: 000079732 內容類型: 疑難排解 最近查看日期: 2013 年 02 月 25 日

為什麼我的Altera PLL 超級功能(啟用動態相移埠)無法鎖定模擬?

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    Altera® PLL 兆功能(啟用動態相移埠)可能會無法鎖定,如果在模擬中重新輸入開始切換時,掃描晶片輸入無法切換。 在此情況下,鎖定的輸出訊號和輸出頻率會低卡住。

    如果您使用的是 ModelSim,您也可能收到下列訊息:
    「#** 錯誤:(vsim-8630)nofile(-1):無窮性是部門運作的結果。」

    這是由於模擬模型中的問題,並不代表掃描晶片輸入可以免費執行的裝置的實際行為。

    解決方法

    確保掃描模組輸入在不切換時設定為邏輯 1。

    此問題排定在未來版本的 Quartus® II 軟體中修復。

    相關產品

    本文章適用於 14 產品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。