文章 ID: 000079758 內容類型: 錯誤訊息 最近查看日期: 2015 年 01 月 01 日

錯誤： <system name="">.hps_0：「HPS 對FPGA使用者<0、1、2> 頻率頻率」（S2FCLK_USER<0、1、2>CLK_FREQ）超出範圍：< osc1 頻率> - 100.0</system>

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® II 軟體版本 14.0 的問題，Qsys 錯誤地將 HPS 使用者頻率的最低頻率限制在外部參考頻率 （OSC1/2） 的頻率。


     

    解決方法

    若要解決這個問題，請先手動編輯/產生/pll_config.h 檔案中的使用者頻率的 PLL 設定，然後再執行以建立軟體預載入器。

    請參閱 www.Rocketboards.org 上的 Preloader 計時自訂頁面，以取得手動編輯pll_config.h 的資訊

    此問題已針對下一版 Quartus II 軟體解決

    相關產品

    本文章適用於 5 產品

    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。