文章 ID: 000079768 內容類型: 疑難排解 最近查看日期: 2014 年 02 月 20 日

在預載入器中停用 SDRAM ECC

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    Qsys 無法在 HPS 元件中產生 DDR 介面 啟用 ECC。如果您嘗試指定這樣的介面，結果 是一個沒有 ECC 的介面。視指定的介面寬度而定， 產生的介面寬度如下：

    指定寬度產生的寬度
    2416
    4032
    解決方法

    升級至 Altera 完整設計套件 v13.0 SP1 或更高版本。

    相關產品

    本文章適用於 1 產品

    Cyclone® V FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。