文章 ID: 000079784 內容類型: 產品資訊與文件 最近查看日期: 2014 年 06 月 30 日

在編譯Stratix V、Arria V 和 Cyclone V 收發器裝置時,如何解決 Quartus II 軟體「HSSI_PMA_AUX」相關的配接器錯誤?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

Quartus® II 軟體在編譯Stratix® V、Arria® V 和 Cyclone® V 收發器裝置時,通常與收發器重新配置控制器 IP 有關時,「HSSI_PMA_AUX」相關的配接器錯誤。

如果您在編譯Stratix V、Arria V 和 Cyclone V 收發器裝置時,看到 Quartus II 軟體「HSSI_PMA_AUX」更適合的錯誤,您應該仔細檢查設計中的下列關鍵領域。

    • 檢查您是否已正確連接收發器和重新配置控制器之間的reconfig_to_xcvr和reconfig_from_xcvr匯流排。
    • 確保設計中的所有收發器 IP 都連接到重新配置控制器。如果一個收發器連接到重新配置控制器,則必須是所有的收發器。
    • 確保每個收發器半區塊(底部三個,或收發器銀行的前三個通道)不超過一個重新配置控制器 IP 實例。您可以參閱收發器的「收發器重新配置控制器至 PHY IP 連線」章節 PHY IP 使用者指南 如需進一步資訊。
    • 如果您在設計中具有多個共用一般校準區塊的重新配置控制器 IP,請確保它們具有常見的mgmt_clk_clk頻率來源。您可以參閱「校準區塊邊界」區段 Stratix V 裝置中的收發器架構 Stratix V GX 手冊章節,以瞭解校準區塊邊界的詳細資訊。
    • 如果您使用的是 PCI Express CvP,您也應確保您遵守以下關于重新配置控制器 的建議 mgmt_clk_clk頻率源需求。

    相關產品

    本文章適用於 12 產品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。