描述
Stratix® III DDR2 UniPHY 使用 DQ 和 DM 針腳的宏計時模型，因此這些針腳不需要輸出延遲限制。由於這些針腳不受限制，應在 SDC 檔案中切斷這些輸出路徑。Megawidsd 會自動在 SDC 中新增 DQ 針腳的切斷路徑分配，但不會將其加入 DM 針腳，進而導致無限制的路徑訊息。
解決方法
如果您不希望 DM 針腳顯示為不受限制，則可以像 DQ 針腳一樣，將切入路徑新增到 SDC 檔案中。無論您是否這麼做，都對實際執行設計沒有任何影響。