文章 ID: 000079862 內容類型: 疑難排解 最近查看日期: 2014 年 06 月 17 日

如果我的設計未通過 DCD （工作週期失真） 合規測試，是否對使用 Altera EMIF （外部記憶體介面） IP 的 DDR 計時有任何顧慮？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

如果您的設計未能通過 DCD 合規性測試，則如果情況屬實，仍可在 PVT （流程、電壓與溫度） 上保證系統功能：

所有記憶體計時參數均在 EMIF IP GUI （繪圖使用者介面） 中正確設定，根據記憶體速度等級，並參閱記憶體供應商資料表

所有主機板層級的效果在主機板設定標籤下正確輸入。您必須使用 HyperLynx 或類似的模擬器來取得代表您主機板的這些值。

從 TimeQuest 計時分析來看，設計中的 EMIF 計時分析具有正差

  • Altera Quartus® II 軟體外部記憶體介面計時分析是一項完整的系統層級分析，包括 PCB 效應，例如 ISI、SSI、FPGA效應，例如 DQ/DQS/CK 上的上升/下降建模以及 DCD，以及記憶體裝置效果，例如 tDQSQ、tQH、tDS、tDH、tIS、tIH、tDQSCK、記憶體校正。
解決方法

 

相關產品

本文章適用於 1 產品

Intel® 可程式裝置

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。