文章 ID: 000079877 內容類型: 錯誤訊息 最近查看日期: 2012 年 09 月 11 日

致命的:(vsim-3366) <path file="" name="" to="">.v():當模組包含未取的埠時,埠無法以名稱連接。</path>

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述 此錯誤可能發生在 ModelSim 中® 當您對模組使用錯誤的編碼樣式時,模擬器。在 Verilog-1995 中,模組宣告不得包含已宣告的埠大小。它們必須僅包含名稱。埠大小必須在模組宣告之後宣告,其中指定埠類型。

舉例來說,下列模組宣告不合法:

module abc (

port_a [15:0],

...

);

宣告此模組的正確方式如下:

module abc (

port_a,

...

);

input port_a [15:0];

...;

將所有模組從第一個編碼樣式變更為第二個模組,設計可在 ModelSim 模擬器中編譯與載入。

相關產品

本文章適用於 1 產品

Intel® 可程式裝置

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。