文章 ID: 000079939 內容類型: 錯誤訊息 最近查看日期: 2013 年 03 月 25 日

內部錯誤：子系統：ASMPLL，檔：/quartus/comp/asmpll/asmpll_28nm.cpp，行：231

環境

    Intel® Quartus® II 訂閱版
    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

由於 Quartus® II 軟體版本 12.0 中的問題，如果您的 HDL 代碼在正常或來源同步模式中執行 PLL 並驅動外部頻率輸出，您可能會看到這個錯誤。此問題影響到以 V Stratix®、Arria® V 和 Cyclone® V 裝置為目標的設計。

解決方法

若要解決此問題，請勿同時使用正常或來源同步模式與外部頻率輸出。

問題從 Quartus II 軟體版本 12.0 SP1 開始修復。

相關產品

本文章適用於 14 產品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。