描述
三重速度乙太網路 MegaCore® 功能使用指南指出，HW 重設mdio_addr1值為「1」。只有在開啟 MDIO 選項時才適用。如果在三重速度乙太網路 IP 即時中關閉 MDIO 選項，mdio_addr1的硬體重設值為 '0'。
環境
BUILT IN - ARTICLE INTRO SECOND COMPONENT
相關產品
本文章適用於 28 產品
Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® V GX FPGA
Cyclone® II FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Arria® GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V ST SoC FPGA
Cyclone® III LS FPGA
Stratix® IV E FPGA