文章 ID: 000079968 內容類型: 疑難排解 最近查看日期: 2014 年 09 月 08 日

在什麼條件下，確定性延遲 PHY 在 Cyclone V 裝置中執行 OB PERIPHER 通訊協定時，可能無法達成rx_syncstatus？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

在 Cyclone® V 裝置中使用確定性延遲實體層執行 OB就緒協定時，當在連線程式中傳送空閒、IDLE_ACK和IDLE_REQ模式時，您可能無法達成rx_syncstatus。您可以透過重新擷取rx_patternalign或主張rx_digitalreset來達到同步化。

這適用于具有下列組態的確定性延遲 PHY。

  • 資料速率：3.072 Gbps
  • PMA-PCS 資料寬度：20 位

相關文章

相關產品

本文章適用於 4 產品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V ST SoC FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。