文章 ID: 000080023 內容類型: 疑難排解 最近查看日期: 2015 年 05 月 15 日

在 Quartus II 軟體中針對 SSTL 和 HSUL I/O 標準與輸入 OCT 所產生的Stratix V IBIS 模型是否存在已知問題？

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    是的。 由於 Quartus® II 軟體版本 13.1 更新 4 和更早版本中出現問題，Stratix®為下列 I/O 標準而產生的 V IBIS 模型，加上輸入的晶片上終止 （OCT） 未顯示正確的行為。

    • SSTL-15，含輸入 10 月 20 日、30、40、60、120 Ohm
    • SSTL-135，含輸入 10 月 20 日、30、40、60、120 Ohm
    • SSTL-125，含輸入 10 月 20 日、30、40、60、120 Ohm
    • SSTL-12，含輸入 10 月 60 日、120 Ohm
    • HSUL-12，含輸入 10 月 34 日、40、48、60、80 Ohm
    解決方法 若要解決這個問題，請使用 Quartus II 軟體版本 14.0 或更新版本重新建立 IBIS 模型。

    相關產品

    本文章適用於 4 產品

    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。