文章 ID: 000080038 內容類型: 錯誤訊息 最近查看日期: 2013 年 09 月 17 日

警告 （11106）：共用 VREF 用作 GPIO <pin action="" fmax="" name="" performance.="" reduces="" this=""></pin>

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述 VREF 針腳比支援雙用途 VREF 針腳的裝置中的其他針腳具有較高的針腳電容性。避免將 VREF 針腳用作匯流排或頻率功能的 I/O 針腳，因為較高的電容率會減緩邊緣速率並影響 I/O 計時。 
解決方法

 

相關文章

相關產品

本文章適用於 5 產品

Arria® V GT FPGA
Arria® V GX FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V GZ FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。