Quartus® II 軟體為Stratix® V 裝置所產生的 IBIS 模型檔案，未包含 IBIS 模型檔案中模型的命名命名。
IBIS 模型的命名命名如下：
|命名命名
所有型號均採用下列取樣方法__
是指：
lvttl - 3.3V LVTTL
lvcmos - 3.3V LVCMOS
25 - 2.5V LVCMOS
18 - 1.8V LVCMOS
15 - 1.5V LVCMOS
12 - 1.2V LVCMOS
hstl18i - 1.8V HSTL 等級 I
hstl15i - 1.5V HSTL 等級 I
hstl12i - 1.2V HSTL 等級 I
hstl18ii - 1.8V HSTL 類別 II
hstl15ii - 1.5V HSTL 類別 II
hstl12ii - 1.2V HSTL 類別 II
sstl2i - 2.5V SSTL 等級 I
sstl18i - 1.8V SSTL 等級 I
sstl15i - 1.5V SSTL 等級 I
sstl2ii - 2.5V SSTL 類別 II
sstl18ii - 1.8V SSTL 類別 II
sstl15ii - 1.5V SSTL 類別 II
sstl135 - 1.35V SSTL
sstl125 - 1.25V SSTL
hsul12 - 1.2V HSUL
lvds - 2.5V LVDS
minilvds - 2.5V mini-LVDS
rsd - 2.5V RSDS
lvpecl25 - 2.5V LVPECL
dhstl18i - 差價 1.8V HSTL 等級 I
dhstl15i - 差價 1.5V HSTL 等級 I
dhstl12i - 差價 1.2V HSTL 等級 I
dhstl18ii - 差分 1.8V HSTL 類別 II
dhstl15ii - 差價 1.5V HSTL 類別 II
dhstl12ii - 差分 1.2V HSTL 類別 II
dsstl2i - 差價 2.5V SSTL 等級 I
dsstl18i - 差價 1.8V SSTL 等級 I
dsstl15i - 差分 1.5V SSTL 等級 I
dsstl2ii - 差分 2.5V SSTL 類別 II
dsstl18ii - 差分 1.8V SSTL 類別 II
dsstl15ii - 差分 1.5V SSTL 類別 II
是指：
頂部與底部 I/O 銀行 （以字母 'c'開頭）：
crin - 列輸入，DIFFIO_RX針腳
ctin - 列輸入，DIFFIO_TX針腳
crio - 列 I/O，DIFFIO_RX針腳
ctio - 第 I/O 列，DIFFIO_TX針腳
是指：
s0 - 慢速 Slew 速率
s1 - 快速 Slew 速率
d12 - 12mA 電流強度
r25 - 25 Ohm 系列的晶片上終止，無需校準
r50c - 50 Ohm 系列晶片上終止與校準
e3r - 使用 3 個外部電阻器模擬 LVDS/mini-LVDS/RSDS
p0 - 停用預先強調
p1 - 啟用預先強調
v0 - 低 VOD
v1 - 中低 VOD
v2 - 中高 VOD
v3 - 高 VOD
|
範例：lvcmos_crio_d16s3是指 3.3V LVCMOS I/O 標準與 16mA 磁片磁碟機
強項，以及快速的銀率設定，位於 I/O 銀行上方和底部
|