文章 ID: 000080126 內容類型: 疑難排解 最近查看日期: 2014 年 04 月 02 日

為什麼我在 Gen3 配置中用於 PCI Express 的 Stratix® V 硬 IP 在模擬中切換引腳 PERST 後無法連結至 L0？

環境

  • PCI Express*
  • 模擬
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    將 PCI Express® 的 Stratix® V 和 Arria® V GZ 硬 IP 模擬為端點時，PCIe 硬 IP 可能會卡在速度上。如果在連結至 Gen3 L0 後重設硬 IP，則恢復。這是類比模型中的已知問題，對硬體沒有影響。

    解決方法

    此問題將在未來的 Quartus® II 軟體版本中修復。

    相關產品

    本文章適用於 4 產品

    Arria® V GZ FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Stratix® V GX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。