文章 ID: 000080127 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

為什麼我的Stratix讀取的 DQS 訊號在不正確的相移中卡住?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述 在Stratix裝置中使用 DQS 訊號時,您需要確保FPGA的 DLL 參考頻率在設定後始終有效。這表示 DLL 參考頻率需要符合 IO 標準的 VIH 和 RMA 規格。如果 DLL 參考頻率不符合指定的電壓等級,DLL 初始化階段可能會損壞,導致不正確的相移值。即使 DLL 是自我校準,如果計數基值在初始化期間損壞,相移的偏移偏移將不正確,除非您為裝置供電迴圈,否則無法更新。

偵錯此問題時,請先在 DLL 參考頻率檢查終止。VTT 的下拉可讓您的 DLL 參考頻率訊號在沒有任何驅動線路時,進入不確定狀態。

相關產品

本文章適用於 1 產品

Stratix® FPGAs

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。