文章 ID: 000080175 內容類型: 產品資訊與文件 最近查看日期: 2016 年 09 月 02 日

當 Quartus Prime TimeQuest 計時報告顯示 divfwdclk 頻率不正確時，我該如何驗證 divfwdclk 的正確頻率？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

Quartus® Prime TimeQuest 計時報告中顯示的 divfwdclk 頻率，在 Stratix® V 裝置中，資料速率與 SERDES 規格的特定組合可能不正確。例如：

啟用動態相向對準

脫鹽化規格 = 10

輸入日期速率 = 150Mpbs

輸入頻率頻率 = 150Mhz

DPA 模式：使用 divfwdclk

 

divfwdclk 應該是 150MHz/10 = 15MHz，但 TimeQuest 報告 30MHz 的 divfwdclk。

解決方法

若要解決此問題，請在使用者 SDC 檔案或 TimeQuest 計時分析器中使用建立產生的頻率指令，將 divfwdclk 分割為正確的頻率。例如：

 

create_generated_clock-name divfwdclk -source [get_pins {rx_cmp_inst|ALTLVDS_RX_component|auto_generated|rx_0|dpaclkin[0]]]-divide_by 2 [get_pins {rx_cmp_inst|ALTLVDS_RX_component|auto_generated|rx_0|divfwdclk[]

相關產品

本文章適用於 1 產品

Intel® 可程式裝置

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。