重大問題
描述
對於Arria V、Cyclone V 和 Stratix V 裝置，您可以
使用Altera相鎖迴圈 （PLL） 以動態方式重新配置 IP
重新設定裝置分數 PLL （fPLL） 的設定。主張
mgmt_reset PLL 重新配置 IP 還原的訊號
fPLL 至其原始 SRAM 物件檔案 （.sof） 設定。
此還原功能僅適用于 V 系列裝置;它不
在 Arria 10 裝置中重新設定 I/O PLL 或 fPLL 時存在。
您可以使用 PLL 重新配置 IP 來重新配置
I/O PLL 設定，但堅持 mgmt_reset 訊號
在 IP 上將無法還原原始 .sof 設定
I/O PLL。發出訊號可 reset 清除
命令 IP 中的 FIFO 緩衝區。如果您堅持 I/O PLL 重設，
I/O PLL 將失去並重新鎖定，但新的設定將會
保留。
針對 Arria 10 裝置，高速序列介面 （HSSI） fPLL 具有Avalon記憶體對映 （Avalon-MM） 介面，用於重新配置。 Avalon-MM 介面是原始的，可讓您動態變更 在執行時間設定。新的 fPLL 設定會在何時保留 主張收發器動態重新配置重設，PLL 重設或兩個重設。
解決方法
對於 fPLL：
- HSSI fPLL IP 有轉儲組態的選項 設定為記憶體初始化檔案 （.mif）， 系統 Verilog 設計檔案 （.sv） 或 C 接頭檔案。重新設定時 您的Arria 10 裝置，從第一個配置到第二個配置， 您必須產生兩種 HSSI fPLL IP 的變異才能產生 .mif、 .sv 或 C 接頭檔案。您可以使用其中一種 這些檔案可在新設定中串流以變更 fPLL 設定 從第一個組態到第二個組態。
對於 I/O PLL：
- I/O PLL IP 有轉儲組態的選項 設定為 .mif。可結合多個 PLL 組態 一起組成一個 .mif，並可載入到 PLL 重新配置中 Ip。您可以使用此檔案在新設定中串流以變更 多個配置之間的 I/O PLL 設定。
提供兩個 fPLL 範例設計，以協助您 重 構。第一個範例顯示 .sv 檔案串流 使用 Native PHY IP 核心中的組態陣列。第二個 範例展示如何修改 HSSI fPLL 對計數器 透過 Avalon-MM 介面設定，無須串流 整個組態。
如果您需要更多資訊，請聯絡Altera。