描述
MAX® V 裝置使用 I/O LVDS_E_3R標準支援模擬 LVDS 輸出。 如果LVDS_E_3R I/O 標準套用在輸出上，Quartus® II 軟體將推斷出一個倒置輸出，以彌補差分對。 推斷的差分對不會限制路由，而且兩個輸出針腳之間可能有非常高的偏斜。
解決方法
為了確保 Quartus II 軟體使用差異對兩個部分之間的低斜路由，輸出必須是來自 maxv_io WYSIWYG 的輸出。
ALTLVDS_TX兆功能包括maxv_io WYSIWYG，因此ALTLVDS_TX兆功能的任何輸出都將自動使用正確的路由。
maxv_io包含在裝置程式庫中，如下所示：
Verilog：/eda/sim_lib/maxv_atoms.v
VHDL：/eda/sim_lib/maxv_components.vhd