文章 ID: 000080224 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

DDR3 SDRAM 高效能控制器何時支援跳槽校正模式？

環境

  • 模擬
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    跳取校正模式僅支援 CAS 延遲 （CL） = 6、CAS 寫入延遲 （CWL） = 5 的頻率最高可達 400MHz，CL=7 和 CWL=6 的頻率在 401MHz 至 533MHz 之間。在「跳槽」校準模式中不支援其他 CL 和 CWL 頻率組合。在頻率小於 400MHz 的情況下，在 Megawiazd 中必須產生快速校準模式或完整校準模式模型。

    相關產品

    本文章適用於 1 產品

    Stratix® IV GX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。