文章 ID: 000080229 內容類型: 疑難排解 最近查看日期: 2012 年 06 月 18 日

Arria V 與 Cyclone V 硬記憶體控制器選項可能無法正常運作,適用于具有 2 個晶片選擇的介面

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    此問題影響到 DDR2 和 DDR3、LPDDR2、QDR II 和 RLDRAM II 產品。

    在 Arria V 和 Cyclone V 裝置上,硬記憶體控制器選項 如需使用者重新整理、自我重新整理,或是深度斷電可能無法運作 對於具有兩個晶片選取的介面,正確進行。此問題可能 導致模擬掛斷,在某些情況下可能會導致硬體 失敗。

    解決方法

    此問題的解決方法是編輯 RTL 檔案 altera_mem_if_hard_memory_controller_top_arriav.sv (適用于 Arria V 設計)或 altera_mem_if_hard_memory_controller_top_cyclonev.sv (適用于 Cyclone V 設計),並變更下列行列:

    .localrefreshchip ( local_refresh_chip ), .localdeeppowerdnreq ( local_deep_powerdn_req ), .localdeeppowerdnchip ( local_deep_powerdn_chip ), .localselfrfshreq ( local_self_rfsh_req ), .localselfrfshchip ( local_self_rfsh_chip ),

    自:

    .localrefreshchip ( local_refresh_chip_wire ), .localdeeppowerdnreq ( local_deep_powerdn_req ), .localdeeppowerdnchip ( local_deep_powerdn_chip_wire ), .localselfrfshreq ( local_self_rfsh_req ), .localselfrfshchip ( local_self_rfsh_chip_wire ),

    此問題將在未來的版本中解決。

    相關產品

    本文章適用於 2 產品

    Cyclone® V FPGA 與 SoC FPGA
    Arria® V FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。