文章 ID: 000080293 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

為什麼 PLL 重新配置訊號在 DDR/DDR2 高效能控制器模擬中local_init_done之後切換?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

進入使用者模式後,PLL 將會重新設定,使用者模式會由local_init_done訊號表示,因為在進入使用者模式後,模仿核心的路徑校準序列,以考慮電壓和溫度變化。

模仿路徑將每 200 公分重新校準,或者如果在使用者模式期間電壓與溫度有所不同。

如需詳細資訊,請參閱 外部 DDR Memory PHY 介面超級功能使用者指南 (Altmemphy) (PDF) 的「Mimic Path」區段。

相關產品

本文章適用於 2 產品

Stratix® III FPGA
Stratix® II FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。