文章 ID: 000080310 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

在體度進入相移時模擬Altera_PLL 超級功能時,是否存在問題?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

是的,使用 Quartus® II 軟體版本 12.0 中產生的模擬模型,在進入程度相移時模擬 Altera_PLL 超級功能時,會出現問題。

如果您以學位進入相移,ModelSim-Altera仿效結果中將看不到正確的相移。

在 Quartus II 軟體版本 12.0 的Altera_PLL 超級功能中,第一次支援學位階段移位輸入。

解決方法

為了取得正確的相移,您需要在時間間隔期間進入相移。或者您可以變更 megawi生.v 檔案中的編碼,如下所示:

< instance 名稱>.phase_shift0 = ,

< instance 名稱>.phase_shift0 = ,

這個問題將在未來版本的 Quartus II 軟體中解決。

相關產品

本文章適用於 4 產品

Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V E FPGA
Stratix® V GX FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。